삼성전자와 TSMC의 FO-PLP 기술 및 전략의 차이

반도체 패키징 분야에서 삼성전자와 TSMC는 차세대 기술인 팬아웃-패널레벨패키징(FO-PLP)을 두고 치열한 경쟁을 벌이고 있습니다. 공통적으로 AI 및 고성능 컴퓨팅(HPC)용 반도체에 FO-PLP 기술을 적용하려 하고 있지만, 핵심 소재와 전략에서 차이를 보이고 있습니다.

삼성전자 FOPLP 패키지 ❘ 기술 ❘ 삼성반도체

FO-PLP 기술이란?

FO-PLP는 반도체 칩(다이)을 사각형 패널 위에서 패키징하는 기술로, 기존의 웨이퍼레벨패키징(WLP)과 비교해 생산성을 크게 높일 수 있습니다.

생산성: 사각 패널 공정은 웨이퍼 대비 5~6배 많은 칩을 생산 가능.

효율성: 고가의 인터포저(interposer)가 필요하지 않아 비용 효율이 우수.

적용 분야: AI, HPC용 반도체.

 

1. FO-PLP 기술의 원리

FO-PLP는 다음과 같은 방식으로 작동합니다:

반도체 다이 배치: 제조된 반도체 칩(다이)을 패널에 직접 배치.

재배선 공정(Redistribution Layer, RDL): 다이 위에 얇은 배선층을 형성해 전기적 연결 및 상호작용을 가능하게 함.

패널 형상: 원형 웨이퍼가 아닌 사각형 패널에서 공정을 진행하여 면적 활용도를 극대화.

 

2. FO-PLP의 장점

생산성 향상: 사각 패널의 구조적 특성 덕분에 패널 모서리에서 버려지는 재료(칩)가 없어 생산 효율이 높습니다. 동일한 칩 수를 기준으로 웨이퍼(300mm, 12인치) 대비 5~6배 많은 칩을 생산 가능.

비용 효율성: 고가의 인터포저(interposer)가 필요 없는 구조로 비용 절감 효과. 기존 웨이퍼 기반 기술보다 소재 사용량이 줄어들게 되어 비용 절감의 효과가 있습니다.

성능 향상: 회로 배선 길이를 줄임으로써 신호 손실 감소 및 전력 효율성 증대. 고성능 컴퓨팅(HPC), AI 반도체 등에서 요구되는 높은 신뢰성을 제공.

응용 가능성: 모바일 애플리케이션 프로세서(AP), 전력 관리 반도체(PMIC), 고성능 AI 및 HPC 반도체 등 다양한 영역에서 활용 가능.

 

삼성전자의 전략: 플라스틱 패널

삼성전자는 기존 플라스틱(오거닉) 소재를 활용한 FO-PLP 기술을 유지할 계획입니다.

플라스틱 패널 기술에 대한 풍부한 경험과 기존 설비 활용할 수 있다는 이점이 있습니다. 2019년 FO-PLP 기술을 삼성전기로부터 인수 후 모바일 애플리케이션 프로세서(AP)와 전력관리반도체(PMIC)에 활용한 이력이 있습니다. AVP 개발팀을 통해 관련 연구개발(R&D) 강화하겠다는 의지입니다.

 

TSMC의 전략: 유리 패널

TSMC는 플라스틱이 아닌 유리 패널을 FO-PLP에 적용하는 방안을 검토하고 있습니다.

유리 패널은 이물(파티클) 및 패널 휨 문제에서 유리하며, 열적 안정성도 우수한 장점이 있지만, 높은 공정 난이도를 가지고 있습니다. 대만 디스플레이 패널 업체 이노룩스의 공장 일부를 인수하며 유리 패널 개발에 투자하고 있습니다. 2027년 양산 목표로 하고 있는데, 시점 단축의 가능성도 있습니다.

 

경쟁에서 중요한 포인트

소재 차이의 영향: 플라스틱의 경제성과 유리의 성능 안정성 중 시장에서 어느 쪽이 더 중요한 역할을 할지 주목.

공정 성숙도: 양산 시 수율과 성능 차이가 AI 반도체 시장 판도를 결정한다고 볼 수 있습니다.

시장 우위: TSMC는 NVIDIA, AMD 등 주요 고객사를 이미 확보했으며, 삼성전자도 기존 모바일 반도체 고객 기반을 활용해 점유율 확대를 노림.

 

삼성전자와 TSMC는 각각의 소재와 기술을 바탕으로 FO-PLP 경쟁에서 우위를 점하기 위해 연구와 투자를 이어가고 있는데, 이러한 전략의 차이는 단순히 패키징 기술을 넘어, 차세대 AI 반도체 시장의 주도권을 놓고, 결정적 차이를 만들 수 있다고 볼 수 있습니다. AI, HPC 반도체의 진화와 함께 패키징 기술이 반도체 성능과 효율성을 어떻게 끌어올릴지, 향후 시장 판도 변화에 대한 관심이 집중되고 있습니다.

 

패키지 | 기술 | 삼성반도체